1、蓄电池放电监测仪的功能要求
作为蓄电池制造以及电力部门。在生产和使用蓄电他过程中，需要对蓄电他进行放电特性的测试，以确定蓄电他的质精和保证蓄电他正常再使用。对蓄电池放电特性监测功能的要求主要有:能自动根据实际放电电压调节放电电流而实现恒流放电:能打印、显示、记录测量数据和时间;能通过USB进行数据下载;能对电压下降到限定电压时报警;能和计算机联网进行数据上传以及远程设段和控制测试。可以看出实现这些功能，如果采用单片微处理器将需要设计RS232或485,USB接日、网络接门、时钟电路等。如果行存或保存的数据量过大，还可能要扩展SRAM及EEROM。这样硬件电路将十分复杂，电路设计比较困难。然而，采用PC104.可以省去上述这些工作，大大减低了设计的困难并节省了电路设计时间。这样在硬件方面.精力主要放在采样和控制输出电路与PC104总线的如何接n方面。而在软件方面充分利用TURBO-C的库函数，程序编写也比较方便。
2、测控系统的硬件构成和工作原理
由于采用PC104作为核心控制部件，硬件电路比较简单。PC104的总线是嵌入式微机与外部硬件电路连接的桥梁。附加的采样电路和输出控制电路就是通过总线与微机发生联系。PC104总线实质上是扩展的ISA总线，其信号引脚定义和操作时序与ISA总线几乎完全雷同。为了便丁调试和简化电路设计，并考虑时序延迟允许，采样电路和输出控制电路借助可编程逻辑器件CPLD与总线连接。系统中采样控制板的硬件电路部分见图1。
系统采用MAXI25A/D转换器作为数据采集及A/D转换，电流电压传感器、运放放大器和该AD转换器构成了采样电路部分。而镇存器7415373、光藕驭动器ULN2004等电路构成愉出控制电路。74LS245是双向缓冲器，它起到控制板与PC104数据总线的隔离控制和数据信号的缓冲作用，避免控制板在非工作期间对PC 104总线产生干涉。从图I中可见，这两部分电路都通过CPLD接PC 104总线。因此关键是如何设计好CPLD的内部电路。
CPLD的电路设计主要解决两个间肠一是对总线地址译码以产生外部芯片A/D转换器和锁存器的片选信号.二是对总线的读写、中断等信号进行逻辑再设计，以协调外部芯片和PC 104总线的逻辑和时序关系。在设计电路时须注意两个问题:外部芯片地址须要避开PC 104傲机本身资游占用的地址;PC 104总线的中断信号往往是高电平有效.而A/D芯片中断信号一般是低电平有效，所以要使电平倒相。
从设计的灵活性和增强信号驭动能力的角度出发，除数据线外，所有的信号线和地址线均与CPLD相连。通过CPLD的编程，形成所需要的逻辑电路。整个监侧系统由采样控制板。PCI04,电压电流传感器及放电负载器等组成。其组成方式如图2所示。
PCI04控制和协调整个系统的工作:先启动MAXIM进行数据采集，然后PC 104通过数据总线读取数据，在计算机内对数据汁算和处理。计算机通过一套算法确定并产生控制负载器的信号。该信号再次通过数据总线传愉到7415373锁存，再经过ULN2004放大器抽出，控制放电负载.以实现恒流放电测试。显示器采用数显彩色LCD屏。测试时将蓄电池接到负载器，同时也通过传感器接到采样控制板。采样控制板的物出信号控制负载器的通人电流。以实现恒流放电控制。PC104控制着整个侧试过程:对电压电流信号采样、进行数据计算和处理等。
